Grazie ad una immagine pubblicata dal sito Semiaccurate, a questo indirizzo, possiamo dare uno sguardo al die della futura APU Trinity e valutare alcune implementazioni fatte da AMD.
Trinity abbandona la vecchia architettura "Stars" dei processori Athlon/Phenom, utilizzata sull'APU Llano, in favore del nuovo design "Piledriver". Piledriver è definita come un'evoluzione dell'architettura Bulldozer con vari miglioramenti su efficienza e consumi.
Si notano due moduli Piledriver, ciascuno con 2 cluster "Core" e 2MB di cache L2, un Memory Controller DDR3 di tipo dual-channel ed un nuovo controller PCIe (probabilmente di terza generazione).
Sul versante iGPU riusciamo a contare 6 SIMDs per un totale di 384 Stream Processors. Rispetto ai 400 SPs integrati nella iGPU Llano questi sono più efficienti e performanti grazie all'adozione della micro-architettura VLIW4 al posto della VLIW5 (è un po' come confrontare i 1536 SPs di Cayman con i 1600 SPs di Cypress, ndr).
Semiaccurate riporta un die-size di circa 240 millimetri quadrati contro i 228 di Llano. Entrambe le APU sono costruite con la tecnologia a 32 nanometri di GlobalFoundries, ma Trinity dovrebbe portare un incremento prestazionale del 20% sul fronte CPU e del 30% per quello iGPU a parità di consumi energetici.