Forum

Zen sarà la micro architettura x86 che andrà a sostituire la micro architettura Bulldozer, oggi aggiornata ad Exacavator.

Si tratterà di una uArch SMT (simultaneous multithreading) al pari delle CPU Intel che possiamo trovare in commercio (Haswell, Broadwell, Skylake, ecc), e dovrebbe essere disponibile commercialmente alla fine del 2016, con una nuova famiglia di CPU. Per le APU si dovrà attendere il 2017.

Attualmente non si conosce molto riguardo questa uArch, se non che avrà il design della Cache completamente rinnovato rispetto a Bulldozer, sarà prodotto con un nodo FinFET (14nm SS/GF o 16nm TSMC?) e avrà un nuovo socket (AM4, probabilmente di tipo FPGA).

Le principali funzionalità (linee PCI-E, CTRL SATA, ecc) saranno tutte integrate on-die, quindi il south bridge potrebbe venire realizzato da un'azienda esterna (ASMedia).

AMD sembra abbia iniziato il tape out dei primi sample (probabilmente solo per assicurarsi che sia tutto funzionante) a metà 2015.

Matthias Waldhauer (nick: Desdenboy), ha pubblicato un interessante articolo relativo al disegno delle pipeline di Zen. Secondo Matthias Zen dovrebbe avere 10 issue ports (4 ALU, 4 FPU, 2 AGU), e un numero imprecisato di stadi di pipeline (si suppone tra gli 11 e i 14). Per raffronto, possiamo citare i 16-19 delle varie iterazioni di Bulldozer ed i 14 di Haswell. Si tratterebbe, se così fosse, di una uArch pensata per essere prodotta su nodi a basso consumo, almeno per funzionare a 3 GHz (Si tratterebbe di una soluzione simile a quanto già visto con la uArch Cyclone di Apple, con pipeline lunghe tra gli 11 ed i 13 stadi).
http://dresdenboy.blogspot.com/

Le istruzioni AVX e AVX2 saranno eseguite a 128bit, in quanto attualmente (oltre il 95%) di quelle sfruttate dai software commerciali sono di questa lunghezza. Implementare l'esecuzione a 256bit sarebbe uno spreco di risorse, almeno per ora (e probabilmente per i prossimi 5/6 anni), secondo diversi esperti del settore. Questo permetterà a Zen di raggiungere le prestazioni di Haswell consumando meno (Haswell ha unità AVX a 256bit).

Almeno una APU basata su Zen, e disponibile durante il 2017, dovrebbe fare uso delle memorie HBM On-Package, così da migliorare le prestazioni della iGPU. Tale APU sarà prodotta da GloFo, ed assemblata da Amkor.

Ad oggi si sa che RyZen (Nome ufficiale commerciale delle CPU ZEN) avrà un IPC compreso tra IVB (task AVX 256Bit) e SKL, e che la CPU di punta avrà le frequenze almeno di 3.6 GHz (Deafult) e 4.0 GHz (Turbo), il tutto entro i 95W di TDP.

Tra le feature più interessanti, il Turbo (Chiamato Extended Frequency Range - XFR) sullo stile di quello implementato da NVIDIA nelle GPU Pascal: finché si rimane entro una certa temperatura ed il TDP impostato, la frequenza continuerà a salire. Altra interessante novità, gli step di frequenza pari a 25 MHz, i quali offriranno una granularità di frequenza migliore rispetto ai classici 100 MHz fino ad ora utilizzati (Questo permetterà prestazioni migliori a parità di consumi).

Per il momento AMD ha mostrato, direttamente ed indirettamente, solo sample 8 core.

Quindi in sostanza, è anche a prova di silicio scadente?

Il nabbo di turno ha scritto:Quindi in sostanza, è anche a prova di silicio scadente?

si però sul 32 nm soi questo andrebbe quanto un haswell alle stesse frequenze quasi... o chissà ma comunque probabilmente sempre meglio del bull
Vedremo, per ora speculiamo un pò fintanto che non escono fughe di notizie nei prossimi mesi

Secondo Matthias Zen dovrebbe avere una pipeline di 10 stadi, contro i 16-19 delle varie iterazioni di Bulldozer

Chissà perché mi ricordavo ne avesse 22... forse confondo con il pentium IV?

I vari athlon e phenom a quanto arrivavano invece? Non ricordo più

P.s.: Grazie Fottie

Il Phenom II 12 stadi, K7 10 stadi, mentre K8 12. Da record sono Prescott, con 31 stadi, e Northwood con 20.

Fottemberg ha scritto:Il Phenom II 12 stadi, K7 10 stadi, mentre K8 12. Da record sono Prescott, con 31 stadi, e Northwood con 20.

Ah ok... wow 31 stadi il prescottino.
10 stadi il K7... c'era sempre la manina di Keller allora chissà chissà ...già rispetto a BD e seguenti quasi le dimezza praticamente

Fottemberg ha scritto:Il Phenom II 12 stadi, K7 10 stadi, mentre K8 12. Da record sono Prescott, con 31 stadi, e Northwood con 20.

Mi ricordo bene il northwood a 20 stadi. Che proceossori, lo step c erano dei buoni processori ma costavano tantissimo. Il sbavavo dietro il 3.06gHz (step B) che talora sì e talora no erano indicati come top per la mia giga ga8ie800.

I prescott solo dalla serie 6** sono divenuti interessanti, per il resto ricordo la delusione al lancio sui socket 478, e poi 775.

Interessante quello che scrive pTmd su S|A, basandosi su quanto scritto da Dresdenboy: "Assuming the FPU is no longer shared and per the alleged spec from the patch, two Zen cores would have 3 times the peak packed integer performance, 2 times the peak floating point performance and 4 times the bitwise logical performance over a 2-core Bulldozer module".

Fottemberg ha scritto:Interessante quello che scrive pTmd su S|A, basandosi su quanto scritto da Dresdenboy: "Assuming the FPU is no longer shared and per the alleged spec from the patch, two Zen cores would have 3 times the peak packed integer performance, 2 times the peak floating point performance and 4 times the bitwise logical performance over a 2-core Bulldozer module".

Ma perché il raffronto tra due core zen e un modulo?
La FPU in BD è condivisa ma in zen non dovrebbe esserlo quindi se ne ha due è intesa una per ogni core ed è normale che due FPU vadano due volte quella di BD che è una...

Considerando l'integer a singolo core zen andrebbe 1,5 volte i due int del modulo BD... questo già suona meglio.

Perché un modulo di BD sono effettivamente due CPU, e la Flex FPU è una scelta progettuale. AMD l'ha sempre detto, ed anche dal punto di vista "storico" è così. La CPU esegue calcoli integer, la FPU è una componente opzionale.

Fottemberg ha scritto:Perché un modulo di BD sono effettivamente due CPU, e la Flex FPU è una scelta progettuale. AMD l'ha sempre detto, ed anche dal punto di vista "storico" è così. La CPU esegue calcoli integer, la FPU è una componente opzionale.

Si però è da ormai venti anni che la fpu fa parte della cpu poiché opzionale si ma se l'hanno inserita ormai non può più esserlo.
Quante cose hanno aggiunto nel corso degli anni dal primo microprocessore nella cpu? Altrimenti dovremo considerare ancora come cpu a core intero solo il primo chip realizzato

Quanto conta oggi la fpu nelle applicazioni di uso quotidiano, ma soprattutto per quali?