Grazie a tutti delle risposte.
Peccato, sono molto curioso di vedere cosa combinerà amd con i chiplet nelle schede video e nelle apu.
Adesso la più piccola è una vega a 3cu con 192shader usata nelle apu dei portatili.
Forse il più piccolo dovrebbe essere un modulo da 256shader o 4cu vega.
Anche perché avere un modulo base relativamente grande, ti permetterebbe di distribuire meglio i modelli sulla gamma. Sempre che il responsabile commerciale sia d'accordo.
Bivvoz ha scritto:Si spera sempre, ma tempo fa Wang ha detto chiaramente che Navi sarebbe stata monolitica e non ci sono rumors che facciano pensare ad un cambio di rotta.
Beh monolitica ma probabilmente perché è il mattone più piccolo per cui vale la pena iniziare a farle così?
Cioè, sicuramente ci sarà una gpu più piccola al livello delle polaris attuali, mentre navi è al livello di vega10, magari nel 2020 la sorpresa è che la top sarà un navi x2 ottimizzata 7nm+ su stesso package!
Sarebbe tipo "bomba di fine mondo!"
Inviato dal mio HUAWEI VNS-L31 utilizzando Tapatalk
No, o è monolitica o è a chiplet.
Prendere due gpu monolitiche e metterle sullo stesso pcb si è già fatto (hd6990, titan Z, hz7990, ecc.) funziona bene in ambito professionale, computing, ecc ma in ambito gaming è sostanzialmente un crossfire/sli e ha quindi una resa da buona a schifosa ma mai veramente ottima.
Se fai una gpu chiplet devi fare come con zen2 dividere I/O, cache, ecc. dai componenti core, quindi devi sempre avere almeno due die: uno di serivizio e uno o più core.
In questo modo il sistema comunica con il chip di "servizio" come se fosse un oggetto solo e sarà compito di quel chip suddividere il lavoro tra i vari chiplet core.
Certo sulle gpu credo sia più critico che sulle cpu per via della banda e delle latenze.
Quindi se Navi fosse monolitica non potrà essere il mattone per un'architettura a chiplet e due Navi sullo stesso package potrebbero esistere ma sarebbe una sorta di crossfire alla 295x2.
non pcb, stesso package sull'interposer tipo appunto i ryzen.
mettiamo che Navi10 sia il chiplet base da cui poi partire anche nelle gpu come fanno già nelle cpu.
ovviamente è una supposizione del 2020.
citazioni: "software ed hardware è come dire pilota ed automobile"
Peccato, sono molto curioso di vedere cosa combinerà amd con i chiplet nelle schede video e nelle apu.
Adesso la più piccola è una vega a 3cu con 192shader usata nelle apu dei portatili.
Forse il più piccolo dovrebbe essere un modulo da 256shader o 4cu vega.
Troppo piccolo, diventa un bagno di sangue.
Io direi che il chiplet non può essere sicuramente più piccolo di un quarto del design completo, che vuol dire usare 5 chip nel design completo (un motherchip e quattro chiplet) altrimenti il packaging diventa abominevole.
Rifacendosi alla situazione odierna solo per fare un esempio potresti usare un solo chiplet da 16CU, utilizzabile a coppie per ottenere la fascia media e in quartetti per la fascia alta, ed esisterebbe anche la possibilità di fare versioni con un terzetto di chiplet, in pratica avresti SKU da 16, 32, 48 e 64 CU ed eventualmente, per migliorare la segmentazione dell'offerta e/o ottimizzare le rese, anche da tagli intermedi utilizzando chiplet parzialmente disabilitati. Questo chiaramente abilità la possibilità di utilizzare uno di questi chiplet dentro le APU affiancandolo ad un chiplet x86 e per rendere possibile questa opzione il prerequisito rimane quello di una maggiore banda di memoria, e quindi DDR5.
Io direi che il chiplet non può essere sicuramente più piccolo di un quarto del design completo, che vuol dire usare 5 chip nel design completo (un motherchip e quattro chiplet) altrimenti il packaging diventa abominevole.
Rifacendosi alla situazione odierna solo per fare un esempio potresti usare un solo chiplet da 16CU, utilizzabile a coppie per ottenere la fascia media e in quartetti per la fascia alta, ed esisterebbe anche la possibilità di fare versioni con un terzetto di chiplet, in pratica avresti SKU da 16, 32, 48 e 64 CU ed eventualmente, per migliorare la segmentazione dell'offerta e/o ottimizzare le rese, anche da tagli intermedi utilizzando chiplet parzialmente disabilitati. Questo chiaramente abilità la possibilità di utilizzare uno di questi chiplet dentro le APU affiancandolo ad un chiplet x86 e per rendere possibile questa opzione il prerequisito rimane quello di una maggiore banda di memoria, e quindi DDR5.
Dici così piccolo? per me la base dovrebbe essere già una fascia media, altrimenti corri il rischio di usare troppi chiplet e peggiorare quindi lo scaling effettivo.
io farei 1 chip piccolo a se stante per la fascia entry-low e 1 chiplet medio da utilizzare per mcm.
16CU ormai è troppo poco per usarlo come chiplet, a 7nm ti viene fuori un chiplet da 77mmq, ok proprio come Zen2, ma la scalabilità nelle cpu non è un grosso problema, voglio dire in 77mmq amd ci fa stare 8 core zen2 che sono l'attuale top in fascia mainstream, mentre 16CU sono poche anche clockassero 2ghz.
Semmai tutto questo fosse possibile io farei un bel chiplet da molte più CU, ad esempio mi aspetto che Navi10 mid 2019 sia un chip da minimo 40CU se non 44 con clock superiori a VII, base 1600 boost 1900 in massimo 200mmq
citazioni: "software ed hardware è come dire pilota ed automobile"
Certo che se l'os comunicasse direttamente col chiplet, esso si occuperebbe della suddivisione dei carichi fra i vari die, ma dovrebbe agire come una macro gpu, che si interfaccia con le diverse "mini" gpu come un hardware scheduler che distribuisce il carico fra le varie cu, esattamente come avviene attualmente all'interno, non so se ho reso l'idea...
Come funzionerebbe questa cosa, nel momento in cui ci sarebbe da disegnare pixel e texel? Sicuramente non sarebbe peggiore come efficienza di tu102 da 750 mm2...
Io direi che il chiplet non può essere sicuramente più piccolo di un quarto del design completo, che vuol dire usare 5 chip nel design completo (un motherchip e quattro chiplet) altrimenti il packaging diventa abominevole.
Rifacendosi alla situazione odierna solo per fare un esempio potresti usare un solo chiplet da 16CU, utilizzabile a coppie per ottenere la fascia media e in quartetti per la fascia alta, ed esisterebbe anche la possibilità di fare versioni con un terzetto di chiplet, in pratica avresti SKU da 16, 32, 48 e 64 CU ed eventualmente, per migliorare la segmentazione dell'offerta e/o ottimizzare le rese, anche da tagli intermedi utilizzando chiplet parzialmente disabilitati. Questo chiaramente abilità la possibilità di utilizzare uno di questi chiplet dentro le APU affiancandolo ad un chiplet x86 e per rendere possibile questa opzione il prerequisito rimane quello di una maggiore banda di memoria, e quindi DDR5.
Dici così piccolo? per me la base dovrebbe essere già una fascia media, altrimenti corri il rischio di usare troppi chiplet e peggiorare quindi lo scaling effettivo.
io farei 1 chip piccolo a se stante per la fascia entry-low e 1 chiplet medio da utilizzare per mcm.
16CU ormai è troppo poco per usarlo come chiplet, a 7nm ti viene fuori un chiplet da 77mmq, ok proprio come Zen2, ma la scalabilità nelle cpu non è un grosso problema, voglio dire in 77mmq amd ci fa stare 8 core zen2 che sono l'attuale top in fascia mainstream, mentre 16CU sono poche anche clockassero 2ghz.
Semmai tutto questo fosse possibile io farei un bel chiplet da molte più CU, ad esempio mi aspetto che Navi10 mid 2019 sia un chip da minimo 40CU se non 44 con clock superiori a VII, base 1600 boost 1900 in massimo 200mmq
L'economia di scala funziona proprio se puoi utilizzare quel chiplet anche nelle APU, il vantaggio è che i chiplet sarebbero sempre uno x86 e uno GPU a cui affiancare di volta in volta il motherchip necessario (uno per AM4, uno per SP3 e uno per le GPU). Se l'approccio ti richiede comunque di sviluppare lo stesso numero di chip non serve a niente :>
non pcb, stesso package sull'interposer tipo appunto i ryzen.
mettiamo che Navi10 sia il chiplet base da cui poi partire anche nelle gpu come fanno già nelle cpu.
ovviamente è una supposizione del 2020.
Certo quando poi ho iniziato a parlare di chiplet è da intendere sullo stesso package e non più sullo stesso pcb ma il concetto non cambia.
Non puoi avere 2 chiplet pari nell'approccio a chiplet, devi avere sempre un chiplet che faccia da "hub" passami il termine e uno o più chiplet che fanno da core.
Così com'è sul zen2 dove in ryzen hai solo un chiplet hub o i/o e un chiplet core e in epyc hai un chiplet hub e fino a 8 chiplet core.
Non ne hai mai uno solo.
Quindi se Navi è monolitica non può essere anche chiplet, a meno che non abbia parti ridondanti che vengono poi disabilitate ma in questo modo perdi la metà del vantaggio dell'approccio chiplet.
Poi devi considerare il backfaceculling che così facendo permette di ridurre il bandwidth della metà andando a pesare meno sul back-end.
L'economia di scala funziona proprio se puoi utilizzare quel chiplet anche nelle APU, il vantaggio è che i chiplet sarebbero sempre uno x86 e uno GPU a cui affiancare di volta in volta il motherchip necessario (uno per AM4, uno per SP3 e uno per le GPU). Se l'approccio ti richiede comunque di sviluppare lo stesso numero di chip non serve a niente :>
sicuramente, però come è sicuro che non conviene farne uno troppo piccolo da applicare anche alle gerarchie delle gpu discrete.
possono benissimo coesistere 3 chiplet + 2 mother, quindi 2 chiplet gpu 1 piccolo da affiancare al terzo chiplet cpu e 1 medio da far scalare nelle gpu discrete con il mother chip dedicato alle sole mcm gpu.
sono 5 die in tutto.
Certo quando poi ho iniziato a parlare di chiplet è da intendere sullo stesso package e non più sullo stesso pcb ma il concetto non cambia.
Non puoi avere 2 chiplet pari nell'approccio a chiplet, devi avere sempre un chiplet che faccia da "hub" passami il termine e uno o più chiplet che fanno da core.
Così com'è sul zen2 dove in ryzen hai solo un chiplet hub o i/o e un chiplet core e in epyc hai un chiplet hub e fino a 8 chiplet core.
Non ne hai mai uno solo.
Quindi se Navi è monolitica non può essere anche chiplet, a meno che non abbia parti ridondanti che vengono poi disabilitate ma in questo modo perdi la metà del vantaggio dell'approccio chiplet.
si indubbiamente, ma intendevo dire Navi10 2019 vedilo come i ryzen 1000-2000, alla fine ryzen 3000 è il 2000 scalato a 7nm quindi sempre 8c, ma svestito di ciò che metti nel mother chip,
Come dire che nel 2020 se fattibile prendono Navi10 2019, rivisto a 7nm+ e svestito per farne un chiplet da affiancare al mother chip specifico per le gpu discrete top
citazioni: "software ed hardware è come dire pilota ed automobile"
si indubbiamente, ma intendevo dire Navi10 2019 vedilo come i ryzen 1000-2000, alla fine ryzen 3000 è il 2000 scalato a 7nm quindi sempre 8c, ma svestito di ciò che metti nel mother chip,
Come dire che nel 2020 se fattibile prendono Navi10 2019, rivisto a 7nm+ e svestito per farne un chiplet da affiancare al mother chip specifico per le gpu discrete top
- Corsair CX750F RGB
