APU Carrizo e le Stacked DRAM, un matrimonio possibile

[Sasha]

prendendo per vero quanto detto su S|A, sembrerebbe di si... Non penso taglino ancor di più le già esigue ROPs e TMU, in rapporto al numero di SP...

Cosa che comunque non sarebbe malvagia, visto che su Kaveri, la iGPU è pesantemente inutilizzata per via della bandwidth...

Inoltre, la cache L2 è mastodontica, se confrontata con quella L2 di Intel... Magari passeranno anche loro ad uno schema da 256KB - 512KB per core? Non sarebbe poi così male se utilizzano come cache L3 questa DRAM on package...

[Fottemberg]

Sì, AMD ha messo tanta di quella cache, per compensare l'inefficienza dell'architettura a moduli, che sembra gliela regalino.

[dobermann77]

Per essere FX SERI, APU o no, devono avere 8 core.

Sono convinto che li avranno

[Fottemberg]

Per essere FX SERI, APU o no, devono avere 8 core.

Sono convinto che li avranno

Io non ci conterei.

[dobermann77]

Io non ci conterei.

...

[Fottemberg]

APU con 8 core x86? Impossibile a 28nm. Poi se HSA prende piede, le CU della iGPU la faranno da padrona come numero.

[Alessio89]

Le CU della iGP non rimpiazzeranno MAI le ALU della CPU. E anche se mettessero una stacked DRAM di enormi dimensioni (cosa di cui dubito visto che significherebbe DIE die enormi dimensioni) al posto della cache L3 con latenze vere da cache L3 (aka non quelle attuali di AMD che fanno pietà) non è una scusante per dimezzare la L2, specie se mantieni le stesse penose latenze delle L2 attuali di AMD. Il sistema delle memorie cache serve proprio a mitigare l'enorme collo di bottiglia tra memoria primaria e registri della CPU (che su x86 sono pochissimi a favore proprio di una migliore gestione della memoria) e toglierne, o dimezzare, una di livello più basso per aumentare quella di livello più alto è un'enorme cazzata per quanto la seconda sia migliore rispetto alle generazioni precedenti, specie poi se vai a mantenere le DDR3 con quel penosissimo controller.
E proprio perché si sta andando nel computing eterogeneo le memorie cache e i tempi di accesso sono importantissimi, visto che fra le cpu e le gpu che un'enorme differenza. Ridurre tutto al minimo comune denominatore per le prestazioni invece che risolvere i problemi dei colli di bottiglia esistenti è la strada peggiore che possano intraprendere. 8 core x86-64 + 8 FPU + SIMD fino ad AVX 3.2 c'è li fai stare, basta alzare le chiappine ed usare i brevetti e le tecnologie dell'IBM-alliance. Sforni prodotti che costano più del doppio? Amen, così almeno si mettono a competere con Intel, che se avesse i brevetti dell'IBM a quest'ora avrebbe polverizzato tutti, altro che monopolio delle fonderie e falso 3d (2.5D).

[Fottemberg]

Che la GPU non sostituirà le FPU è pacifico, ma a questo punto bisogna vedere come AMD voglia superare la limitazione delle proprie cache e dell'IMC, attualmente gli scogli maggiori per rendere HSA sfruttabile a largo raggio.

[Sasha]

ovvio, era implicito nel mio discorso che migliorassero le latenze e la larghezza di banda di cache e DDR3 per ridurne drasticamente la dimensione della prima

In fondo, questo è uno dei fronti in cui AMD pecca molto… e qualsiasi lavoro svolto qui (cache L2 migliorata) puoi portartelo avanti in qualsiasi altro progetto…

[Alessio89]

Non è questione solo di FPU, le ALU delle GPU sono fatte per compiti diversi da quelle delle CPU (e nel dettaglio vale lo stesso per l'organizzazione a SIMD).

Finché AMD non risolve il penoso controller, le latenze oscene e non aumenta il numero dei core della CPU rimarrà indietro, punto.

La cache inoltre è forse la parte più costosa in termini di produzione di una CPU, spendere un sacco in cache per potar avanti un carrozzone e spendere oltretutto male è da stupidi.