[Official Topic] AMD "Zen"

[Alessio89]

Mi accontento di un 16/32 Opteron su socket desktop a frequenza "ridotta" (@2.0GHz)

Il tutto rigorosamente "sbloccato"

[Il nabbo di turno]

Ad ivy bridge/haswell ci si arriva quindi?

intendi in IPC?

Si.

[gridracedriver]

Si.

direi che raggiungere l'IPC dell'era 22nm Intel sarebbe un ottimo risultato.

[Il nabbo di turno]

Si.

direi che raggiungere l'IPC dell'era 22nm Intel sarebbe un ottimo risultato.

Nel 2017 direi che è il minimo.

[gridracedriver]

Si.

direi che raggiungere l'IPC dell'era 22nm Intel sarebbe un ottimo risultato.

Nel 2017 direi che è il minimo.

il minimo? ti ricordo sempre che è davide contro golia, che i miracoli non esistono e che usi un PP inferiore...

[Il nabbo di turno]

il minimo? ti ricordo sempre che è davide contro golia, che i miracoli non esistono e che usi un PP inferiore...

16 nm contro 22?LOL?!

[gridracedriver]

16 nm contro 22?LOL?!

Scordati proprio che per Zen utilizzeranno i 16nm tsmc si useranno sempre i 14nm GF, ma premesso questo tu credi davvero che i 16/14nm siano così tanto superiori ai 22nm Intel?

e se contiamo poi che i 14nm Intel li ha ulteriormente sviluppati, capirai bene che il gap sul silicio esiste ancora, ma per fortuna l'architettura pare essere efficienza in modo intrinseco, a prescindere quindi dal silicio...

[Sasha]

ma per fortuna l'architettura pare essere efficienza in modo intrinseco, a prescindere quindi dal silicio...

contro tutti i principi fisici possibili
il consumo dovuto al leakage è ormai diventato confrontabile con il consumo dinamico nei CMOS...
e il consumo dovuto al leakage è indipendente dall'architettura... quindi, a parità di architettura, una CPU con "silicio migliore" otterrà sempre giovamento....

Puoi "power-gatare" il mondo per ridurne l'effetto quando parti dell'architettura non sono utilizzate, ma comunque ci sarà sempre e può essere ridotto solo tramite realizzazione mirata dei transistor... Certo, puoi ridurre il numero di transitor usati per svolgere quella funzione... ma le prestazioni tendenzialmente ovviamente calano...

[gridracedriver]

ma per fortuna l'architettura pare essere efficienza in modo intrinseco, a prescindere quindi dal silicio...

contro tutti i principi fisici possibili
il consumo dovuto al leakage è ormai diventato confrontabile con il consumo dinamico nei CMOS...
e il consumo dovuto al leakage è indipendente dall'architettura... quindi, a parità di architettura, una CPU con "silicio migliore" otterrà sempre giovamento....

Puoi "power-gatare" il mondo per ridurne l'effetto quando parti dell'architettura non sono utilizzate, ma comunque ci sarà sempre e può essere ridotto solo tramite realizzazione mirata dei transistor... Certo, puoi ridurre il numero di transitor usati per svolgere quella funzione... ma le prestazioni tendenzialmente ovviamente calano...

contro nessun principio fisico: dire che un'architettura è efficienza a prescindere dal silicio non vuol dire che se ne usassi uno migliore non lo sarebbe ancora di più.
quello che dici tu sarebbe come dire che gp106 non è più efficiente di P10, cosa non vera dimostrata da gp107 vs P11 che utilizzano lo stesso silicio dove oltretutto occupa una superficie e un numero di transistor di poco superiori, 3.3G in 135mmq vs 3G in 125mmq.

esistono tweak specifici in grado di far risparmiare energia, come la "uop cache" o il "checkpointing" e che non hanno nulla a che vedere con il tipo di silicio utilizzato, tranne per il fatto che con un silicio migliore questo ovviamente migliora di conseguenza.

[Sasha]

contro nessun principio fisico: dire che un'architettura è efficienza a prescindere dal silicio non vuol dire che se ne usassi uno migliore non lo sarebbe ancora di più.
quello che dici tu sarebbe come dire che gp106 non è più efficiente di P10, cosa non vera dimostrata da gp107 vs P11 che utilizzano lo stesso silicio dove oltretutto occupa una superficie e un numero di transistor di poco superiori, 3.3G in 135mmq vs 3G in 125mmq.

esistono tweak specifici in grado di far risparmiare energia, come la "uop cache" o il "checkpointing" e che non hanno nulla a che vedere con il tipo di silicio utilizzato, tranne per il fatto che con un silicio migliore questo ovviamente migliora di conseguenza.

quel che dico io non è quel che riporti. Non dico che non esistono distinzioni in efficienza tra architetture a parità di "silicio". Dico che una stessa architettura non è efficiente in modo intrinseco a prescindere dalle tecnologie utilizzate per realizzarla, che è un pò quel che hai scritto

E visto che la stiamo confrontando con quella di Intel... Non bruscolini... Ogni dettaglio conta... E se il processo produttivo non è efficiente quanto quello di Intel, sarà molto più difficile per AMD realizzare un'architettura ugualmente efficiente... A prescindere dalle migliorie HW apportate (che Intel ugualmente utilizza, anche se ovviamente con approcci diversi dal punto di vista progettuale)

EDIT: comunque tutto si riduce ad una sola cosa... Da quel che scriviamo, la pensiamo differentemente solo su una cosa... Io non sono ugualmente positivo sulla buona riuscita in termini di efficienza di Zen, se il processo produttivo non avrà caratteristiche molto in linea con quello di Intel... Felice di essere smentito, nel caso