In molti, noi compresi, erano impazienti di sapere se anche gli Xeon basati su uArch Skylake-SP avessero avuto la pasta termina tra Die ed IHS, al pari delle varianti Consumer, oppure se si fosse continuata ad utilizzare la classica saldatura, come avviene ad ogni generazione, fin dalla uArch Sandy Bridge.
A quanto pare anche gli Xeon – in questo caso uno Xeon 3104 facente parte della serie Bronze – avranno la pasta termica, come ci mostra l'utente momomo_us su Twitter (Sul suo profilo potrete osservare le foto di altri “scoperchiamenti”).
A questo punto, se volessimo andare a capire il perché Intel abbia fatto questa scelta, la risposta la potremmo trovare in questo documento, datato 2002: “Modeling stresses in ultra-thin flip chips”.
La saldatura del Die all’IHS comincia a diventare problematica quando il Die risulta troppo sottile, e questo impone l’utilizzo di altri sistemi (In questo caso la TIM, acronimo di Thermal Interface Material): “So, by reducing the thickness the reliability of the solder joints increases but high stresses may cause reliability problems in the active chip”. La saldatura su un chip troppo sottile ne riduce la vita, a causa delle continue variazioni di dimensione dell’IHS al variare delle temperature.
Perché, allora, AMD può saldare le proprie CPU Ryzen/ThreadRipper/EPYC, mentre Intel no? Una risposta potrebbe essere data dalla volontà di Intel di realizzare un processo produttivo estremamente denso, molto più denso di quelli di GlobalFoundries, Samsung e TSMC. Questa scelta imporrebbe la realizzazione di chip più sottili, al fine di favorire la lavorazione del Wafer con sistemi di Triple o Quad Patterning (GloFo per i 14nm FinFET sembra usi il Double Patterning), così da migliorare le rese produttive, in attesa dell’entrata in servizio della tecnologia EUV.
Per un’eventuale saldatura delle prossime CPU basate sui 14nm 3D-Gate, Intel dovrà necessariamente sviluppare una tecnologia di lavorazione più avanzata rispetto a quelle attualmente in uso, sempre che sia effettivamente interessata alla cosa mentre è in attesa dei 10nm 3D-Gate.