In questi giorni si stanno rincorrendo freneticamente articoli su articoli in sui si descrive la corsa di TSMC verso i 5nm FinFET, probabilmente l'ultimo nodo ad utilizzare i macchinari e i materiali attuali. Per andare oltre, infatti, si stanno sviluppando diverse novità (ad esempio, l'utilizzo del germanio da parte di IBM).
Parlando di fatti più concreti, e cioè della roadmap di breve-medio termine di TSMC, gli argomenti di cui si sta animatamente parlando sono questi:
- utilizzo dei 10nm FinFET per la realizzazione dei SoC A10/A10X di Apple già nella prima metà dell'anno;
- entrata in servizio dei 7nm nel 2017;
- entrata in servizio dei 5nm già nel 2019/2020.
Tutte e tre queste affermazioni, se le analizziamo oggettivamente, sono abbastanza ottimistiche. Partendo dalla prima, TSMC ha iniziato la produzione preliminare a 10nm a fine 2015, e in queste settimane sembra stia iniziando a testare alcuni design semi-finali. Con i 10nm dovrebbe fare la propria comparsa anche la tecnologia Integrated Fan-Out (InFO), a cui è particolarmente interessata Apple, ed è proprio per questo che la produzione dell'A10 dovrebbe passare al 100% a TSMC, come alcuni analisti affermano (Samsung non ha in cantiere nessun nodo che integri questa feature).
V'è però da considerare che i 10nm non entreranno in servizio per la produzione su larga scala prima del 2Q/3Q 2016, e quindi Apple si potrebbe trovare nella fastidiosa posizione di non riuscire ad avere tutti i SoC necessari a commercializzare milioni di iPhone: il rischio vale la candela? Molti affermano di no. E' quindi possibile che la casa di Cupertino decida di produrre l'A10 ancora a 16nm, lasciando all'A10X (il quale dovrebbe equipaggiare un ipotetico iPad Pro 2) l'onore di essere il primo SoC a 10nm. Questa scelta da un lato permetterebbe ad Apple di sopravanzare nettamente le soluzioni Intel utilizzate sul Surface Pro di Microsoft, in quanto la casa di Santa Clara almeno fino alla fine del 2017 sarà ancorata ai 14nm. Cannonlake, a 10nm, potrebbe essere addirittura posticipato al 2018!
Per quella data, invece, TSMC dovrebbe avere già a disposizione i 7nm FinFET, però con circa un anno di ritardo sulla tabella di marcia fino ad ora presentata e citata all'inizio dell'articolo. Perché in ritardo? Perché con i 10nm si renderà necessario l'utilizzo, come minimo, del Triple Patterning, con un'enorme lievitazione dei costi, e con i 7nm si potrebbe addirittura giungere a 5 livelli di lavorazione! Si potrebbe quindi rendere necessario l'utilizzo dei nuovi macchinari EUV di ASML con i 7nm, al fine di limitare questo costosissimo ed inaffidabile processo di produzione, sempre che la casa olandese riesca a risolvere i problemi tecnici in cui è incorsa. Non è un caso che Xilinx abbia già detto di voler saltare i 10nm per i 7nm.
Per i 5nm la faccenda è ancora più grigia, in quanto con le tecniche produttive attualmente in uso sarà del tutto impossibile arrivarci garantendo una resa almeno decente. Proprio per questo TSMC sta collaborando attivamente con ASML. Si tratta di una ricerca di medio-lungo termine, e non è detto che la scaletta del 2020 venga rispettata. Potremmo arrivare anche al 2022 prima di vedere chip a 5nm in commercio su larga scala ...